home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / hardware-part1 / 2238 < prev    next >
Encoding:
Text File  |  1996-08-05  |  2.2 KB  |  47 lines

  1. Newsgroups: comp.sys.amiga.misc,comp.sys.amiga.hardware
  2. Path: magnus.acs.ohio-state.edu!csn!ub!dsinc!scala!news
  3. From: dave.haynie@scala.com (Dave Haynie)
  4. Subject: Re: 030 with no Fast RAM slower than a 020?
  5. Sender: news@scala.scala.com (Usenet administrator)
  6. Message-ID: <1996Jan23.225654.11337@scala.scala.com>
  7. Date: Tue, 23 Jan 1996 22:56:54 GMT
  8. Reply-To: dave.haynie@scala.com (Dave Haynie)
  9. References: <4dqfiu$aoi@idefix.eunet.fi>
  10. Nntp-Posting-Host: gator
  11. Organization: Scala Computer Television, US Research Center
  12.  
  13. In <4dqfiu$aoi@idefix.eunet.fi>, siren@dns.mikrobitti.fi (Janne Siren) writes:
  14. >I just had the opportunity to test Viper '030 28 MHz. I used it with a 4 MB
  15. >SIMM, but for testing purposes I removed the SIMM and made some speed
  16. >tests. The A1200 was, according to the test results, actually slower with the
  17. >28 MHz accelerator (without mem) than it is without an accelerator or memory
  18. >card. How is this possible? 
  19.  
  20. It's pretty much what you'd expect, but it probably does need some
  21. explanation.
  22.  
  23. In order to talk to Chip RAM, the '030 accelerator must sync-up to the
  24. Chip bus, which is clocked independently from it (don't let the
  25. "28MHz" fool you, there's no way to reliably take a 28MHz clock tap
  26. from the Amiga custom chip subystem, feed it to a CPU, and keep that
  27. CPU in a perfect known synchronization to the chip bus). This
  28. synchronization delay causes the 28MHz CPU (any one, it's not a
  29. special feature of the '030) to access Chip RAM slower than the 14MHz
  30. internal processor does. The amount of delay depends on the
  31. accelerator's design. 
  32.  
  33. Now, sure, the '030 is still running at 28MHz, and internal operations
  34. will be faster. You can probably find a few CPU-intensive benchmarks
  35. that show this. Anything that stays long enough in the instruction
  36. cache will keep the speed up. Data cache, unfortunately, can't be used
  37. on chip RAM. Once you add Fast RAM, you get memory better tuned to the
  38. '030's bus speed. It may support burst cache access, and it definitely
  39. support data caching.
  40.  
  41. Dave Haynie          | ex-Commodore Engineering |   for DiskSalv 3 &
  42. Sr. Systems Engineer |  Hardwired Media Company | "The Deathbed Vigil"
  43. Scala Inc., US R&D   |    Ki No Kawa Aikido     |     info@iam.com
  44.  
  45.          "Feeling ... Pretty ... Psyched" -R.E.M.
  46.  
  47.